3D 封装技术突破，促使代工封测厂积极投入研发

针对 HPC 晶片封装技术，台积电已在 2019 年 6 月日本 VLSI 技术及电路研讨会（2019 Symposia on VLSI Technology & Circuits），提出新型态 SoIC（System on Integrated Chips）3D 封装技术论文；透过微缩凸块（Bumping）密度，提升 CPU / GPU 处理器与记忆体间整体运算速度。整体而言，期望藉由 SoIC 封装技术持续延伸，并当作台积电于 InFO（Integrated Fan-out）、CoWoS（Chip on Wafer on Substrate）后端先进封装之全新解决方案。