从技术力比到整合力，台积电、英特尔瞄準先进封装抢布生态系

受到AI晶片浪潮带动，"先进封装"成为半导体产业最夯的技术。而它的重要性并非只彰显于算力需求，在半导体製程越来越昂贵、摩尔定律也走到极限下，先进封装的"整合力"成为业者突围的重要武器。

台积电、英特尔、三星皆已深耕先进封装多年，也早已推出相对应的解决方案，但这些半导体巨擘们着眼的还不只如此，除了自家技术外，它们正积极地拉拢供应链、制定标準、建构生态系，加速先进封装技术发展的同时，也奠基自身未来的话语权。

英特尔就选择从制定标準着手，提出通用晶片模组互联介面（UCIe, Universal Chiplet Interconnect Express）联盟的做法，透过属于开放规格、标準化连接，协议直接採用现今成熟的 PCI Express（PCIe）与近期积极发展的 Compute Express Link（CXL）标準。

会从 Chiplet（小晶片）着手的原因就在于，近年来有越来越多半导体业者发现採用小晶片架构设计晶片，并且透过先进封装技术进行整合，比过去传统的 SoC（系统单晶片）方式具有更高的成本效益。也因此，英特尔连接小晶片的标準着手，UCIe 是具有完整磊晶之间介面堆叠的标準，并且能支援 2D、2.5D 和桥接封装，预计未来发展还将会支援 3D 封装。

▲採用Chiplet架构设计晶片，并且透过先进封装技术进行整合成为显学，然各家需自行开发解决方案，英特尔因而从连接小晶片的标準着手，推动 UCIe 标準。（图片来源：英特尔）

直接参与 UCIe 联盟工作的英特尔封装测试技术开发部门资深首席工程师钱治国就表示，在必须延续摩尔定律 (Moore’s Law) 发展的情况下，先进封装成为半导体发展重要的一环。

钱治国进一步指出，如果将 UCIe 标準放到针对先进封装产业的影响来看，它的确是提供了 SoC 内各小晶片间连接介面标準的制定，而这也是当初英特尔推广 UCIe 标準联盟的初衷。因为当前的先进封装大多数分成了 2.5D 与 3D 不同的结构，但也有人将其分为 2.1D、2.2D 等等结构，各家的结构设计可说是百花齐放。

然而，在这些结构中，各家公司有各自不同的连结介面解决方案，甚至一家公司也有多种的解决方案。因此，为了先前所说的客户需求，这些连接介面的标準既是要最领先的技术，也必须有兼容各家标準的包容性。这当中先进技术的应用与包容性也就必须在标準的讨论中取捨，最后形成共识后提供给各合作伙伴与会员来使用，而且这样的标準还是开放的，不会被收取任何授权费用。

另一方面，UCIe 联盟因为制定了许多标準，例如为了要达到相关的标準性能，其中要做什模样的封装架构，或是当中介面的走线要如何设计，这些都在标準中都有所制定。这些标準其实也提供了需要进行先进封装的这些客户们规範，也就是透过 UCIe 标準所建构的先进封装能够达提供晶片最后甚么样的性能，这就让客户能有所遵循，在设计产品时就能够进行相关设计而不需要一开始的盲目摸索，这对半导体产业扩大影响力能有很大的帮助。

目前参与 UCIe 联盟的公司包括高通 、AMD、Arm、辉达、台积电、日月光、华邦电、爱普科技，以及三星等半导体业者，其他还有 Google Cloud、微软与 Meta 亦为会员之一，以及其他的 120 多家公司。

▲英特尔主导 UCIe 产业联盟，包括台积电、日月光、微软、高通、三星、AMD、Arm等为创始成员（图片来源：英特尔）

台积电也同样着眼于布局生态系，它在 2022 开放创新平台生态系统论坛上即宣布成立开放创新平台 (OIP) 的 3DFabric 联盟。

事实上，3DFabric 联盟是植基于台积电 2020 年推出的 3DFabric，这项技术涵盖範围从先进硅製程，到硅堆叠与后段的 CoWoS 与 InFO 先进封装技术在内的完整解决方案。正因为其 3DFabric 技术已有客户基础，台积才又在 2022 年将 3DFabric 解决方案扩大成联盟，目标是协助客户达成晶片及系统级创新的快速实作，并巩固其自身在先进封装的影响力。

▲ 台积电植基于其先进封装技术，成立 3DFabric 联盟，加速 3D IC 生态系发展与创新。（图片来源：台积电）

3DFabric 联盟是台积电的第六个开放创新平台联盟，也是半导体产业中第一个与合作伙伴携手加速创新及完备 3D 积体电路 (3D IC) 生态系统的联盟，这个联盟餐与者包含了电子设计自动化（EDA）、硅智财（IP）、设计中心联盟（DCA）/价值链联盟（VCA）、记忆体、委外封装测试（OSAT）、基板及测试的企业，包含 Ansys、Cadence、西门子、ARM、美光、三星、SK海力士、Amkor、日月光、爱德万测试等都是成员。

▲台积电 3D Fabric 联盟成员一览。（图片来源：台积电）

不仅成立联盟，台积电也在联盟成立时，推出 3Dblox 标準，将设计生态系统与经由验证的 EDA 工具与流程加以结合，以支援 3DFabric 技术。而这项标準的目的在于打破过往设计 3D IC 时，每间 EDA 供应商都使用自己偏好的语言，而导致 3D IC 设计流程极度複杂的局面。透过模组化的 3Dblox 标準，以单一格式制定 3D IC 设计中的关键物理堆叠及逻辑连接资讯，可用于 3D IC 设计的各个面向上，达成简化 3D IC 设计的输入，并显着提升不同工具之间互通性的目标。

▲ 台积电与 Ansys、Cadence、Siemens 和 Synopsys 一起创建了 3Dblox 标準，目标协助客户更轻鬆地设计 3D IC。（图片来源：台积电）

从英特尔的 UCIe 标準到台积电的 3DFabric 联盟与 3Dblox 标準都能看出，进入先进封装时代，能让半导体巨擘们稳固自身地位与市占的关键，已不仅仅是各自先进技术的突破，更是协调与整合上下游产业的能力。

（首图来源：西门子）