DDR6 登场？预估 2027 量产导入资料中心和高阶笔电

面对生成式 AI 与高效能运算（HPC）需求快速上升，记忆体领域展现出新一波升级趋势。国际标準机构 JEDEC（固态技术协会）已于 2024 年完成 DDR6 标準制定，预计 2026 年完成验证，并于 2027 年导入首波伺服器与 AI 平台，做为取代 DDR5 的次世代记忆体主流架构。

根据 JEDEC 公布的标準，DDR6 起始传输速率达 8800 MT/s，最高可达 17,600 MT/s，较 DDR5 的 4800 MT/s 提升 83%。新标準採用 4×24-bit 通道设计，取代 DDR5 的 2×32-bit 结构，不仅有效降低功耗与延迟，也进一步强化 AI 与 HPC 场景中的高频宽与高併发效能。

为因应高速运作所需的稳定性与讯号品质，DDR6 将导入新型模组介面 CAMM2（Compression Attached Memory Module），取代传统垂直插入式 DIMM。CAMM2 採横向压合式设计，具备更大接触面积与讯号完整性，有助提升空间利用率与散热效率，预期将在高阶伺服器与笔电平台取得突破性进展。

目前，包括 Samsung、Micron 与 SK Hynix 在内的记忆体製造大厂，皆已完成 DDR6 原型晶片设计，并与 Intel、AMD、NVIDIA 等平台业者展开测试验证。业界预期 DDR6 将于 2026 年通过 JEDEC 认证，并于 2027 年进入量产阶段，成为下一世代资料中心与云端平台的核心记忆体标準。

• DDR6 Memory Development Speeds Up With Motherboard & Module Makers Working On New Designs Including CAMM2, Eying A 2027 Release Window With 8800 MT/s Base, And 17,600 MT/s Max Speeds

（首图为示意图，来源：shutterstock）